LA 1 Modul 4

 

LAPORAN AKHIR PERCOBAAN 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

1. Panel DL 2203C  
2. Panel DL 2203D  
3. Panel DL 2203S 

4. Jumper

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

   Rangkaian pada percobaan 1 memiliki 4 mode shift register yaitu SISO (serial in /serial out), PISO (paralel in / serial out), SIPO (serial in/paralel out), dan PIPO (paralel in paralel out) Masing-masing shift register dapat dipilih dengan cara mengatur masukan switch pada rangkaian. Untuk memilih SISO, B3-B6 diberi logika 0 sehingga dalam keadaan ini kaki Set tidak aktif. BO dan B2 diberi logika 1 sehingga kaki Riset tidak aktif karena diberi logika 1 dan B2 terhubung ke gerbang AND maka akan menghasilkan Clock pada gerbang AND disebabkan Inputan kaki kedua gerbang AND dihubungkan ke Clock, B1 terhubung ke kaki J dan K, dimana B1 dihubungkan ke J dan B1 dihubungkan ke K sehingga menghasilkan output Set atau Riset sehingga data akan masuk satu persatu (Kondisi Set) dan keluar secara satu persatu secara serial( kondisi Reset) bergantung keluaran dari clock

    Untuk menghasilkan kondisi PISO, B3-B6-X artinya inputan datanya dapat di variasikan maka kondisi ini kaki Set-nya dapat kita aktifkan, B1 diberi logika 0 terhubung ke kaki J dan K maka akan menghasilkan kondisi Riset, BO diberi logika 1 terhubung ke riset, sehingga kaki Riset tidak aktif, B2 diberi logika 1 yang terhubung ke kaki pertama gerbang AND sehingga dapat memberikan clock pada kaki C dan kaki J dan K dapat berfungsi, maka data akan keluar secara serial atau satu persatu ini disebabkan karena kondisi Riset pada flip-flop yang dipengaruhi oleh Clock.

    Untuk menghasilkan kondisi SIPO, B3-B6 diberi logika 0, maka kaki Set tidak aktif, BO diberi logika 1 maka kaki Reset tidak aktif, sehingga output dikendalikan oleh kaki J dan K dengan syarat C terhubung ke clock, dan kita dapat memvariasikan datanya dengan memvariasikan B3-B4 selanjutnya B2 kita diberi logika 1 maka data akan masik secara serial, selanjutnya pada saat B3-B6 kita logika 0 semuanya selanjutnya B2 juga kita beri logika 0 maka data akan keluar secara paralel. Untuk menghasilkan kondisi PIPO kita dapat memvariasikan B3-B6 = X kondisi untuk mengambil data akan aktif pada kondisi

    Set apabila diberi logika 1, B0 diberi logika 1 sehingga kaki Reset tidak aktif, B2 diberi logika 0 yang terhubung ke gerbang AND, karena B2-0 maka clcock tidak aktif sehingga data atau output flip-flop dipengaruhi oleh kaki R dan S, sehingga data akan masuk dan keluar secara paralel dikarenakan clock tidak aktif atau berlogika 0 sesuai dengan inputan biner B3-B6

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

7. Link Download [Kembali]

HTML LA2

Rangkaian Percobaan 2

Video Rangkaian Percobaan 2