Modul I
Gerbang Logika Dasar & Multivibrator
- Percobaan 3 Kondisi 15
Buatlah rangkaian seperti gambar percobaan 3.b, ubah seluruh IC TTL dengan IC CMOS
2. Gambar
[Kembali]
- Gambar Percobaan 3 Kondisi 15
3. Video
[Kembali]
- Video Percobaan 3 Kondisi 15
4. Prinsip
[Kembali]
Rangkaian merupakan rangkaian syncronous
binarry counter, yang menggunakan dua buah IC counter yaitu tipe 40193 dan 40192. IC tersebut dirangkai seperti gambar percobaan 3B.
Untuk
rangkaian counter pada percobaan ini, menggunakan 8 buah saklar spdt
yang berfungsi sebagai inputan. Untuk masing-masing IC, terdiri atas 8 inputan dan 6 output. Untuk bagian input A
dihubungkan ke S4, B dihubungkan ke S5, C dihubungkan ke S6, dan D dihubungkan ke S7. Sedangkan untuk input CKLU dihubungkan output gerbang OR yang pertama, CKLD dihubungkan ke output gerbang OR kedua, LOAD dihubungkan ke S3 dan ClEAR dihubungkan ke S0. Untuk masing masing dari
kaki gerbang OR dihubungkan ke S1 dan S2.
Pada rangkaian ini menggunakan prinsip kerja Syncronous Binary
Counter yang dimana output sebelumnya tidak mempengaruhi inputan
sesudahnya, kaetika clock dimainkan maka akan membentuk beberapa kondisi
yang kemudian mulai mencounter.pada kondisi ini, counter merupakan counter down. untuk mengubah nya menjadi counter up, kita dapat menambahkan gerbang inverter pada gerbang logika or, sehingga menjadi gerbang logika NOR.
5. Link
[Kembali]
Download HTML
Download Rangkaian
Download vidio Rangkaian

Tidak ada komentar:
Posting Komentar